

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

 **BLACK BORDERS**

- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS

 **BLACK OR VERY BLACK AND WHITE DARK PHOTOS**

- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

(1)日本国特許庁 (JP)

①公開特許公報 (A)

(1)出願公報名

特開平7-312405

(1)公開日 平成7年(1995)11月26日

(5)発明の種類	登録記号	序文登録番号	F.I.	技術分類表示
H01L 23/50	3			
21/60	211	0 0311-0		
21/321				
23/38		A 3611-01		
		2 8611-01		

新規性 実用性 調査の結果 OL (全5頁) 既知實に成く

(1)出願番号 平成6-102369	(1)出願人 新日本社立製作所 東京都千代田区外神田三崎町6丁目6番地
(2)出願日 平成6年(1994)5月17日	(2)出願人 000233169 新日本社立マイコンシステム 東京都小平市上木本町5丁目22番1号
	(3)発明者 金本 光一 東京都小平市上木本町5丁目20番1号 新日本社立製作所半導体事業部内
	(4)発明者 佐田 乾文 東京都小平市上木本町5丁目22番1号 新日本社立マイコンシステム内
	(5)代理人 井畠士 佐田 乾文 新日本社立製作所半導体事業部内


既知實に成く

(5)【発明の名前】半導体装置

(5)【目的】

(目的) 半導体装置の基板実装における実装精度を向上すること。

(構成) 半導体チップとそれに電気的に接続された内部リードを同時に封止した半導体装置であって、内蔵半導体装置の封止部周部の底面もしくは、上面から内部リードの一端を露出させる。



【技術仕様の記述】

【技術項1】 キズはチップとそれに電気的に接続された内部リードを駆動で制止したキズは装置であって、内蔵半導体装置の停止駆動部の遮蔽もしくは、上面から内部リードの一端を突出させることを目的とするキズは装置。

【技術項2】 内蔵半導体チップと内部リードとはパンプを介して電気的に接続して見えることと駆動とすると出力1に起因するキズは装置。

【技術項3】 キズはチップとそれに電気的に接続された内部リードを駆動で制止して見えるキズは装置であって、内蔵駆動部の停止駆動部、その駆動部のリードの遮蔽の一端がレジンにより埋め込まれ、その埋め込まれたリード表面が半導体チップとの電気的接続をなし、それぞれリードの端部がレジンから露出し、その露出した部屋が内部が内部リードをなしていることと駆動とすると出力2に起因するキズは装置。

【発明の詳細な説明】

【0001】

【発明上の利点分割】 本発明は、半導体装置に適用して20有効な技術に属するものである。

【0002】

【技術の概要】 装置の半導体装置には、一端に内部リードとキズはチップをワイヤで接続したものとパンプで接続するものがあり、それらのリードはともにキズは装置の停止駆動部の駆動から突出した部屋をなす。

【0003】

【発明が解決しようとする課題】 本発明者は、上記技術を改めた結果、以下の問題点を発見しました。

【0004】 各々の半導体装置を実現したシステム設計30等のダウンサイ징には、半導体装置を接続する基板のサイズを縮小する事がでてきた。このため、半導体装置のサイズを縮小する事で装置の実装面を上げて基板サイズを縮小してきました。

【0005】 この半導体装置の缩小は、主にキズはチップの縮小によりなされたものであり、内部リードはその縮小の対象となっていました。

【0006】 このため、基板上の各々の装置の内部リードが各々の位置に対する縮小対応はなされていないのが現状である。

【0007】 したがって、装置の半導体装置における内部リードは、一端にキズは装置の停止駆動部の駆動から突出した部屋をもつていていることから、その停止駆動部の駆動から突出した内部リードの分だけ装置の面積を多くとり、装置本体における実装面を広いという印象があつた。

【0008】 本発明の目的は、半導体装置の面積を20に少なくとも実装面を向上することが可能な構造である。

【0009】 本発明の概念ならびにその他の特徴と構成30から突出する内部リード部分は、基板に接続する

内蔵部は、半導体装置の停止駆動部によって明らかになるであろう。

【0010】

【課題を解決するための手段】 本発明において駆動される内蔵部のうち、駆動なしの駆動部を駆動に駆動する手段である。

【0011】 キズはチップとそれに電気的に接続された内部リードを駆動で制止したキズは装置であって、内蔵半導体装置の停止駆動部の遮蔽もしくは、上面から内部リードの一端を突出させる。

【0012】

【作用】 上記した手段によれば、キズはチップとそれに電気的に接続された内部リードを駆動で制止したキズは装置であって、内蔵半導体装置の停止駆動部の遮蔽もしくは、上面から内部リードの一端を突出させることにより、キズは装置の停止駆動部のうちの駆動部内に内部リードがなり、その内部リードの突出によって充分にとられたいた部屋を縮小できるので、半導体装置の実装面における実装面を向上することが可能となる。

【0013】 以下、本発明の構成について、次第にとどめに説明する。

【0014】 なお、実用新案を提出するための主題において、同一機械を取るものには同一記号を付け、その通り直しの説明は省略する。

【0015】

【実施例】 図1は、本発明の一実施例であるキズは装置の構造を説明するためのものである。

【0016】 図1に示した半導体装置の半導体装置は長方形であり、図2に示すように左側からみた側面図、図3に左側からみた側面図、図4に左側からみた側面図をそれぞれ示す。

【0017】 図1～図4において、1は内部リード、2はパンプ、3はチップ、4は駆動部止部、5は内部リード部分をそれぞれ示す。

【0018】 本実施例の半導体装置は、図1に示すように、リードに駆動がかけられており、内部リードとして駆動する内部リード部分1と内部リードとして駆動する内部リード部分5からなる。

【0019】 このリードの駆動は、リードの内部リード部分1をハーフエッチしたり、リードを駆動に2倍以上引き伸ばして形成することによって行なわれる。

【0020】 半導体装置内においては、内部リード部分1上に付けられた、外側に半導体よりなるパンプ2が付けられ、そのパンプ2を介してチップ3と電気的に接続されている。なお、このときの内部リード部分1とチップ3を半導体装置の駆動部止部4とし、チップ3側にあらかじめ付けたパンプ2であってよい。また、ワイヤを用いてよい。

【0021】 そして、図2～図4に示した半導体装置4から突出する内部リード部分5は、基板に接続する。

それも。

〔0022〕これにより、又又、内蔵部品の内蔵部から突出していた内蔵リードの分だけ、又はスペースを切り取るなり、他の半導体の半導体に取り付けてたりするこれが可能になる。

〔0023〕次に、図5を用いて、本実施例の半導体部品のリードフレームについて説明する。

〔0024〕図5において、3Aは大きめの半導体チップ、3Bは小さめの半導体チップ、2Aは大きめの半導体チップと内蔵リード部分を引き下げるパンプ、2Bは大きめの半導体チップと内蔵リード部分を組合てるパンプをそれぞれ示す。

〔0025〕図5に示すように、本実施例の半導体部品のリードフレームの形状は、フレームの中心附近から内部リードが斜め上に広がっている。

〔0026〕これにより、斜めで示した異なるサイズの半導体チップでも大きめの半導体チップ3Aを固定する場合でも、小さめの半導体チップ3Bを固定する場合でも、各半導体チップ3A、3Bのハッド位置を内蔵リード1上の接続部位置に変更し、その位置にパンプ2A、2Bを設けることで半導体チップ3A、3Bと内蔵リード部分1とを接続できる。このパンプ部による内部リードと半導体チップとの実質的な接続はワイナリでは示されない有用な手段である。

〔0027〕すなわち、本実施例のリードフレーム一つで多種の半導体チップを固定できる。

〔0028〕次に、本実施例の他の実施例を図6と図7に示す。

〔0029〕図6に示す半導体部品の形状は、前述の図1に示した半導体部品の内蔵リード部分1と内蔵リード部分の歯差をなくしたものであり、内蔵リードと内蔵リードを実用化したリードを抜けてある。すなわち、本実施例によれば、リードの位置のほぼ2/3がレジンにより埋め込まれ、その埋め込まれたリード一端面(上部)が半導体チップとの実質的な接続をなし、一方、リードの位置のほぼ1/3がレジンから突出、その突出した位置は実質部品への接続端子、つまり内蔵リードとなる。

〔0030〕これにより、実施例における基板との内蔵リードの接続部分の形状を変換できるとともに、実質化パッケージが得られる。リードフレームに歯差をつけなくともよくなる。

〔0031〕図7に示す半導体部品の形状は、前述の図1に示した半導体部品の半導体チップ3上におねじ用フィン6を抜け、半導体チップから見せられる歯を抜いてやるものである。

〔0032〕なお、本実施例に左方示型の半導体部品をもれぞれ取り上げたが正方示型のエポキシ接着についても

示す。

〔0033〕また、本実施例のCOL(CHIP ON LEAD)構造の半導体部品は、底面から内蔵リードを突出させた形を取り上げたが、LOC(LEAD ON CHIP)構造の半導体部品においては、上部から内蔵リードを突出させる。

〔0034〕したがって、半導体チップとそれに接続する内蔵リードを直角で固定した半導体部品であって、内蔵部品の内蔵部の内蔵部品の底面もしくは、上部から内蔵リードの一端を突出させることにより、半導体部品の内蔵部の占める範囲内に内蔵リードがあり、夜の外部リードの突出によって余分とされていた実質部品を縮小できるので、半導体部品の基板実装における実質部品を向上することが可能となる。

〔0035〕以上、本発明によつてなされた発明を、既実施例に基づき実質的に改明したが、本発明は、既実施例に限定されものではなく、その要旨を達成しない範囲においては、本実施例であることは明である。

〔0036〕

〔発明の効果〕本発明において表示される発明のうち代表的なものによって明らかに本発明に該当すれば、下記のとおりである。

〔0037〕半導体チップとそれに電気的には接された内蔵リードを直角で固定した半導体部品であって、内蔵半導体部品の内蔵部の底面もしくは、上部から内蔵リードの一端を固定させることにより、半導体部品の内蔵部の占める範囲内に内蔵リードがあり、夜の外部リードの突出によって余分とされていた実質部品を縮小できるので、半導体部品の基板実装における実質部品を向上することが可能となる。

〔部品の底面の形状〕

〔図1〕本発明の一実施例である半導体部品の構造を説明するための図である。

〔図2〕本実施例の半導体部品の断面図である。

〔図3〕本実施例の半導体部品の側面図である。

〔図4〕本実施例の半導体部品の底面からみた平面図である。

〔図5〕本実施例の半導体部品におけるリードフレームの構造を説明するための図である。

〔図6〕本実施例の他の実施例である半導体部品の構造を説明するための図である。

〔図7〕本実施例の他の実施例である半導体部品の構造を説明するための図である。

〔実用の範囲〕


1…内蔵リード部分、2…パンプ、3…チップ、4…内蔵部材、5…内蔵リード部分、6…ねじ用フィン。

(図1)

(図2)

図1

図2





(図4)

図4


(図3)

図3




(図5)

図5




(図6)

図6



(図7)

図7



フロントページの記入

(51) 1st. C.I.

登別記号 月内登記番号

F 1

2011.21/22

技術監査室

(12) 見明者 大谷 邦郎

東京都小平市上木本町5丁目20番1号

株式会社日立製作所本体事業部内

[TITLE OF THE INVENTION]

Semiconductor Device

5

[CLAIMS]

1. A semiconductor device including a semiconductor chip, inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is partially protruded from a lower surface or an upper surface of the resin encapsulate.
- 15 2. The semiconductor device in accordance with claim 1, wherein the inner leads are electrically connected to the semiconductor chip by bumps, respectively.
- 20 3. A semiconductor device including a semiconductor chip, a plurality of inner leads electrically connected to the semiconductor chip, and a resin encapsulate adapted to encapsulate the semiconductor chip and the inner leads, wherein each of the inner leads is encapsulated at a portion of the thickness thereof while being exposed at the remaining portion thereof in such a fashion that it has an
- 25

5 encapsulated main lead surface serving as an electrical connection to the semiconductor chip, and an exposed main lead surface positioned opposite to the encapsulated main lead surface, the exposed main lead surface serving as an outer lead.

[DETAILED DESCRIPTION OF THE INVENTION]

[FIELD OF THE INVENTION]

10 The present invention relates to a technique effective if applied to semiconductor devices.

[DESCRIPTION OF THE PRIOR ART]

15 In conventional semiconductor devices, a semiconductor chip is typically connected with inner leads by means of wires or bumps. Such a semiconductor device has a structure in which outer leads are laterally protruded from an encapsulate.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

20 After reviewing the prior art, the inventors have found the following problems. A down-sizing of recent system appliances using semiconductor devices has resulted in a requirement to reduce the size of circuit boards on which semiconductor devices are mounted. To this end, 25 attempts to reduce the size of semiconductor devices have

been made in order to achieve an improvement in the mounting efficiency of circuit boards resulting in a reduction in the size of those circuit boards.

5 In most cases, such a reduction in the size of semiconductor devices have been achieved by reducing the size of semiconductor chips. For such a reduction in the size of semiconductor devices, outer leads have not been the subject of interest. That is, there has been no attempt to reduce the area occupied by outer leads of a 10 semiconductor device on a circuit board. Since conventional semiconductor devices have a structure in which outer leads are laterally protruded from a resin encapsulate, they have a mounting area increased by the area of the outer leads laterally protruded from the resin 15 encapsulate. As a result, the conventional semiconductor devices involve a problem in that the mounting efficiency thereof on a circuit board is degraded.

20 An object of the invention is to provide a technique capable of improving the mounting efficiency of a semiconductor device on a circuit board.

Other objects and novel features of the present invention will become more apparent after a reading of the following detailed description when taken in conjunction with the drawings.

25

[MEANS FOR SOLVING THE SUBJECT MATTERS]

A representative of inventions disclosed in this application will now be summarized in brief.

30 In a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, each of the

inner leads is partially protruded from a lower surface or an upper surface of the resin encapsulate.

5 For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

10 15 Now, the present invention will be described in detail in conjunction with embodiments thereof.

15 20 In the drawings associated with the embodiments, elements having the same function are denoted by the same reference numeral, and repeated description thereof will be omitted.

[EMBODIMENTS]

Fig. 1 is a view illustrating a semiconductor device having a structure according to an embodiment of the 25 present invention. The semiconductor device according to the embodiment of the present invention shown in Fig. 1 has a rectangular structure. Fig. 2 is a side view of the semiconductor device when viewed at the shorter side of the rectangular structure. Fig. 3 is a side view of the 30 semiconductor device when viewed at the longer side of the rectangular structure. Fig. 4 is a plan view of the semiconductor device when viewed at the bottom.

In Figs. 1 to 4, the reference numeral 1 denotes

inner lead portions, 2 bumps, 3 a chip, 4 a resin encapsulate, and 5 outer lead portions, respectively.

As shown in Fig. 1, the semiconductor device of the present embodiment includes leads having a stepped lead structure. Each lead has an inner lead portion 1 serving as an inner lead, and an outer lead portion 5 serving as an outer lead.

The stepped lead structure can be obtained by half-etching the inner lead portions 1 of the leads. Alternatively, the stepped lead structure may be obtained by bonding two lead sheets to each other in such a fashion that they define a step therebetween, and then cutting the bonded lead sheets.

Within the resin encapsulate 4, bumps 2, which may be made of, for example, solder, are provided on the inner lead portions 1, respectively. Through these bumps 2, the inner lead portions are electrically connected to the semiconductor chip 3. Bumps previously provided at the semiconductor chip 3 may also be used as means for electrically connecting the inner lead portions 1 to the semiconductor chip 3. Alternatively, wires may be used.

As shown in Figs. 2 to 4, the outer lead portions 5, which are protruded from the resin encapsulate 4, are mounted on a circuit board or the like while being in surface contact with the circuit board. Accordingly, it is

possible to reduce the mounting space of the semiconductor device by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices. Otherwise, this area may be used to 5 mount other elements.

Now, a lead frame included in the semiconductor device according to the present embodiment will be described in conjunction with Fig. 5.

In Fig. 5, the reference numeral 3A denotes a larger 10 semiconductor chip, 3B a smaller semiconductor chip, 2A bumps for coupling inner leads to the larger semiconductor chip, and 2B bumps for coupling the inner leads to the smaller semiconductor chip, respectively.

As shown in Fig. 5, the lead frame of the 15 semiconductor device according to the present embodiment has a structure in which inner leads extend radially around an area near the center of the lead frame. Accordingly, any one of the semiconductor chips having different sizes, that is, the larger semiconductor chip 3A and smaller 20 semiconductor chip 3B indicated by phantom lines, can be connected with the inner lead portions 1 by shifting each pad position of the semiconductor chip 3A or 3B to a position where the semiconductor chip 3A or 3B can be connected to the inner leads 1, and providing a bump 2A or 25 2B at the shifted position. The electrical connection

1-31-405

between the inner leads and the semiconductor chip obtained by use of bumps as mentioned above provides an useful effect which cannot be expected in the case using wire connection. That is, one lead frame, which is configured 5 in accordance with the present embodiment, can be applied to a variety of semiconductor chips.

Referring to Figs. 6 and 7, other embodiments of the present invention are illustrated, respectively.

In a semiconductor device according to the embodiment 10 of Fig. 6, there is no step between the inner and outer lead portions 1 and 5 of each lead, as compared to the semiconductor device of Fig. 1. In this case, the semiconductor device includes leads each serving as both 15 the inner and outer leads. In accordance with this embodiment, about 2/3 of the thickness of each lead is encapsulated by resin. One main surface of each lead, namely, the encapsulated main surface (upper surface), serves as an electrical connection to the semiconductor chip. About 1/3 of the thickness of each lead is exposed 20 from the resin. The other main surface of each lead, namely, the exposed main surface, serves as a connection terminal to a mounting circuit board, for example, an outer lead.

In accordance with such a structure, it is possible 25 to secure the area, where the outer leads can be connected

to the circuit board, upon the mounting of the semiconductor device. Furthermore, a thin package can be produced. In accordance with this embodiment, it is also unnecessary to provide a stepped lead structure for the 5 lead frame.

In a semiconductor device according to the embodiment of Fig. 7, radiation fins 6 are provided on the semiconductor chip 3 shown in Fig. 1 in order to radiate heat generated from the semiconductor chip 3.

10 Although the above embodiments have been described as being applied to rectangular semiconductor devices, they may also be applied to square semiconductor devices. Also, the above embodiments have been described as being applied to a semiconductor device having a COL (Chip On Lead) 15 structure to protrude outer leads thereof from the lower surface of the encapsulate. In the case of a semiconductor device having an LOC (Lead On Chip) structure, outer leads thereof are protruded from the upper surface of the encapsulate.

20 For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a 5 portion of each inner lead from the lower or upper surface

of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.

Although the preferred embodiments of the invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various 10 modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims.

[EFFECTS OF THE INVENTION]

15 Effects obtained by a representative one of the inventions disclosed in this application will now be described in brief.

20 For a semiconductor device in which a semiconductor chip and inner leads electrically connected to the semiconductor chip are encapsulated by resin, the present invention can improve the mounting efficiency of the semiconductor device on a circuit board by protruding a portion of each inner lead from the lower or upper surface of the resin encapsulate in such a fashion that the outer leads of the semiconductor device are received in an area occupied by the resin encapsulate, thereby reducing the mounting area of the outer leads by the area of outer leads laterally protruded from a resin encapsulate in the case of conventional semiconductor devices.